test_fneg_1_GEN:
  #_ REGISTER_IN f1 0x0000000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000000
  #_ REGISTER_OUT f2 0x8000000000000000

test_fneg_1_cr_GEN:
  #_ REGISTER_IN f1 0x0000000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000000
  #_ REGISTER_OUT f2 0x8000000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_2_GEN:
  #_ REGISTER_IN f1 0x8000000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0x8000000000000000
  #_ REGISTER_OUT f2 0x0000000000000000

test_fneg_2_cr_GEN:
  #_ REGISTER_IN f1 0x8000000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0x8000000000000000
  #_ REGISTER_OUT f2 0x0000000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_3_GEN:
  #_ REGISTER_IN f1 0x0000000000000001
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000001
  #_ REGISTER_OUT f2 0x8000000000000001

test_fneg_3_cr_GEN:
  #_ REGISTER_IN f1 0x0000000000000001
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000001
  #_ REGISTER_OUT f2 0x8000000000000001
  #_ REGISTER_OUT cr 0x00000000

test_fneg_4_GEN:
  #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF
  #_ REGISTER_OUT f2 0x800FFFFFFFFFFFFF

test_fneg_4_cr_GEN:
  #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF
  #_ REGISTER_OUT f2 0x800FFFFFFFFFFFFF
  #_ REGISTER_OUT cr 0x00000000

test_fneg_5_GEN:
  #_ REGISTER_IN f1 0x3FF0000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0x3FF0000000000000
  #_ REGISTER_OUT f2 0xBFF0000000000000

test_fneg_5_cr_GEN:
  #_ REGISTER_IN f1 0x3FF0000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0x3FF0000000000000
  #_ REGISTER_OUT f2 0xBFF0000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_6_GEN:
  #_ REGISTER_IN f1 0xBFF0000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0xBFF0000000000000
  #_ REGISTER_OUT f2 0x3FF0000000000000

test_fneg_6_cr_GEN:
  #_ REGISTER_IN f1 0xBFF0000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0xBFF0000000000000
  #_ REGISTER_OUT f2 0x3FF0000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_7_GEN:
  #_ REGISTER_IN f1 0xC1E0000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0xC1E0000000000000
  #_ REGISTER_OUT f2 0x41E0000000000000

test_fneg_7_cr_GEN:
  #_ REGISTER_IN f1 0xC1E0000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0xC1E0000000000000
  #_ REGISTER_OUT f2 0x41E0000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_8_GEN:
  #_ REGISTER_IN f1 0x41DFFFFFFFC00000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0x41DFFFFFFFC00000
  #_ REGISTER_OUT f2 0xC1DFFFFFFFC00000

test_fneg_8_cr_GEN:
  #_ REGISTER_IN f1 0x41DFFFFFFFC00000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0x41DFFFFFFFC00000
  #_ REGISTER_OUT f2 0xC1DFFFFFFFC00000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_9_GEN:
  #_ REGISTER_IN f1 0x7FF0000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0x7FF0000000000000
  #_ REGISTER_OUT f2 0xFFF0000000000000

test_fneg_9_cr_GEN:
  #_ REGISTER_IN f1 0x7FF0000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0x7FF0000000000000
  #_ REGISTER_OUT f2 0xFFF0000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_10_GEN:
  #_ REGISTER_IN f1 0xFFF0000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF0000000000000
  #_ REGISTER_OUT f2 0x7FF0000000000000

test_fneg_10_cr_GEN:
  #_ REGISTER_IN f1 0xFFF0000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF0000000000000
  #_ REGISTER_OUT f2 0x7FF0000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_11_GEN:
  #_ REGISTER_IN f1 0xFFF8000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF8000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000

test_fneg_11_cr_GEN:
  #_ REGISTER_IN f1 0xFFF8000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF8000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fneg_12_GEN:
  #_ REGISTER_IN f1 0xFFF4000000000000
  fneg f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF4000000000000
  #_ REGISTER_OUT f2 0x7FF4000000000000

test_fneg_12_cr_GEN:
  #_ REGISTER_IN f1 0xFFF4000000000000
  fneg. f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF4000000000000
  #_ REGISTER_OUT f2 0x7FF4000000000000
  #_ REGISTER_OUT cr 0x00000000

