test_fsqrt_1_GEN:
  #_ REGISTER_IN f1 0x0000000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000000
  #_ REGISTER_OUT f2 0x0000000000000000

test_fsqrt_1_cr_GEN:
  #_ REGISTER_IN f1 0x0000000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000000
  #_ REGISTER_OUT f2 0x0000000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fsqrt_2_GEN:
  #_ REGISTER_IN f1 0x8000000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0x8000000000000000
  #_ REGISTER_OUT f2 0x8000000000000000

test_fsqrt_2_cr_GEN:
  #_ REGISTER_IN f1 0x8000000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0x8000000000000000
  #_ REGISTER_OUT f2 0x8000000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fsqrt_3_GEN:
  #_ REGISTER_IN f1 0x0000000000000001
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000001
  #_ REGISTER_OUT f2 0x1E60000000000000

test_fsqrt_3_cr_GEN:
  #_ REGISTER_IN f1 0x0000000000000001
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0x0000000000000001
  #_ REGISTER_OUT f2 0x1E60000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fsqrt_4_GEN:
  #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF
  #_ REGISTER_OUT f2 0x1FFFFFFFFFFFFFFF

test_fsqrt_4_cr_GEN:
  #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF
  #_ REGISTER_OUT f2 0x1FFFFFFFFFFFFFFF
  #_ REGISTER_OUT cr 0x08000000

test_fsqrt_5_GEN:
  #_ REGISTER_IN f1 0x3FF0000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0x3FF0000000000000
  #_ REGISTER_OUT f2 0x3FF0000000000000

test_fsqrt_5_cr_GEN:
  #_ REGISTER_IN f1 0x3FF0000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0x3FF0000000000000
  #_ REGISTER_OUT f2 0x3FF0000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fsqrt_6_GEN:
  #_ REGISTER_IN f1 0xBFF0000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0xBFF0000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000

test_fsqrt_6_cr_GEN:
  #_ REGISTER_IN f1 0xBFF0000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0xBFF0000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000
  #_ REGISTER_OUT cr 0x0A000000

test_fsqrt_7_GEN:
  #_ REGISTER_IN f1 0xC1E0000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0xC1E0000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000

test_fsqrt_7_cr_GEN:
  #_ REGISTER_IN f1 0xC1E0000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0xC1E0000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000
  #_ REGISTER_OUT cr 0x0A000000

test_fsqrt_8_GEN:
  #_ REGISTER_IN f1 0x41DFFFFFFFC00000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0x41DFFFFFFFC00000
  #_ REGISTER_OUT f2 0x40E6A09E66689B2E

test_fsqrt_8_cr_GEN:
  #_ REGISTER_IN f1 0x41DFFFFFFFC00000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0x41DFFFFFFFC00000
  #_ REGISTER_OUT f2 0x40E6A09E66689B2E
  #_ REGISTER_OUT cr 0x08000000

test_fsqrt_9_GEN:
  #_ REGISTER_IN f1 0x7FF0000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0x7FF0000000000000
  #_ REGISTER_OUT f2 0x7FF0000000000000

test_fsqrt_9_cr_GEN:
  #_ REGISTER_IN f1 0x7FF0000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0x7FF0000000000000
  #_ REGISTER_OUT f2 0x7FF0000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fsqrt_10_GEN:
  #_ REGISTER_IN f1 0xFFF0000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF0000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000

test_fsqrt_10_cr_GEN:
  #_ REGISTER_IN f1 0xFFF0000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF0000000000000
  #_ REGISTER_OUT f2 0x7FF8000000000000
  #_ REGISTER_OUT cr 0x0A000000

test_fsqrt_11_GEN:
  #_ REGISTER_IN f1 0xFFF8000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF8000000000000
  #_ REGISTER_OUT f2 0xFFF8000000000000

test_fsqrt_11_cr_GEN:
  #_ REGISTER_IN f1 0xFFF8000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF8000000000000
  #_ REGISTER_OUT f2 0xFFF8000000000000
  #_ REGISTER_OUT cr 0x00000000

test_fsqrt_12_GEN:
  #_ REGISTER_IN f1 0xFFF4000000000000
  fsqrt f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF4000000000000
  #_ REGISTER_OUT f2 0xFFFC000000000000

test_fsqrt_12_cr_GEN:
  #_ REGISTER_IN f1 0xFFF4000000000000
  fsqrt. f2, f1
  blr
  #_ REGISTER_OUT f1 0xFFF4000000000000
  #_ REGISTER_OUT f2 0xFFFC000000000000
  #_ REGISTER_OUT cr 0x0A000000

