test_fctiwz_1_GEN: #_ REGISTER_IN f1 0x0000000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000000 #_ REGISTER_OUT f2 0x0000000000000000 test_fctiwz_1_cr_GEN: #_ REGISTER_IN f1 0x0000000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000000 #_ REGISTER_OUT f2 0x0000000000000000 #_ REGISTER_OUT cr 0x00000000 test_fctiwz_2_GEN: #_ REGISTER_IN f1 0x8000000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0x8000000000000000 #_ REGISTER_OUT f2 0x0000000000000000 test_fctiwz_2_cr_GEN: #_ REGISTER_IN f1 0x8000000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0x8000000000000000 #_ REGISTER_OUT f2 0x0000000000000000 #_ REGISTER_OUT cr 0x00000000 test_fctiwz_3_GEN: #_ REGISTER_IN f1 0x0000000000000001 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000001 #_ REGISTER_OUT f2 0x0000000000000000 test_fctiwz_3_cr_GEN: #_ REGISTER_IN f1 0x0000000000000001 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000001 #_ REGISTER_OUT f2 0x0000000000000000 #_ REGISTER_OUT cr 0x08000000 test_fctiwz_4_GEN: #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF fctiwz f2, f1 blr #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF #_ REGISTER_OUT f2 0x0000000000000000 test_fctiwz_4_cr_GEN: #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF #_ REGISTER_OUT f2 0x0000000000000000 #_ REGISTER_OUT cr 0x08000000 test_fctiwz_5_GEN: #_ REGISTER_IN f1 0x3FF0000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0x3FF0000000000000 #_ REGISTER_OUT f2 0x0000000000000001 test_fctiwz_5_cr_GEN: #_ REGISTER_IN f1 0x3FF0000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0x3FF0000000000000 #_ REGISTER_OUT f2 0x0000000000000001 #_ REGISTER_OUT cr 0x00000000 test_fctiwz_6_GEN: #_ REGISTER_IN f1 0xBFF0000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0xBFF0000000000000 #_ REGISTER_OUT f2 0xFFFFFFFFFFFFFFFF test_fctiwz_6_cr_GEN: #_ REGISTER_IN f1 0xBFF0000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0xBFF0000000000000 #_ REGISTER_OUT f2 0xFFFFFFFFFFFFFFFF #_ REGISTER_OUT cr 0x00000000 test_fctiwz_7_GEN: #_ REGISTER_IN f1 0xC1E0000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0xC1E0000000000000 #_ REGISTER_OUT f2 0xFFFFFFFF80000000 test_fctiwz_7_cr_GEN: #_ REGISTER_IN f1 0xC1E0000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0xC1E0000000000000 #_ REGISTER_OUT f2 0xFFFFFFFF80000000 #_ REGISTER_OUT cr 0x00000000 test_fctiwz_8_GEN: #_ REGISTER_IN f1 0x41DFFFFFFFC00000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0x41DFFFFFFFC00000 #_ REGISTER_OUT f2 0x000000007FFFFFFF test_fctiwz_8_cr_GEN: #_ REGISTER_IN f1 0x41DFFFFFFFC00000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0x41DFFFFFFFC00000 #_ REGISTER_OUT f2 0x000000007FFFFFFF #_ REGISTER_OUT cr 0x00000000 test_fctiwz_9_GEN: #_ REGISTER_IN f1 0x7FF0000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0x7FF0000000000000 #_ REGISTER_OUT f2 0x000000007FFFFFFF test_fctiwz_9_cr_GEN: #_ REGISTER_IN f1 0x7FF0000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0x7FF0000000000000 #_ REGISTER_OUT f2 0x000000007FFFFFFF #_ REGISTER_OUT cr 0x0A000000 test_fctiwz_10_GEN: #_ REGISTER_IN f1 0xFFF0000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0xFFF0000000000000 #_ REGISTER_OUT f2 0xFFFFFFFF80000000 test_fctiwz_10_cr_GEN: #_ REGISTER_IN f1 0xFFF0000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0xFFF0000000000000 #_ REGISTER_OUT f2 0xFFFFFFFF80000000 #_ REGISTER_OUT cr 0x0A000000 test_fctiwz_11_GEN: #_ REGISTER_IN f1 0xFFF8000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0xFFF8000000000000 #_ REGISTER_OUT f2 0xFFFFFFFF80000000 test_fctiwz_11_cr_GEN: #_ REGISTER_IN f1 0xFFF8000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0xFFF8000000000000 #_ REGISTER_OUT f2 0xFFFFFFFF80000000 #_ REGISTER_OUT cr 0x0A000000 test_fctiwz_12_GEN: #_ REGISTER_IN f1 0xFFF4000000000000 fctiwz f2, f1 blr #_ REGISTER_OUT f1 0xFFF4000000000000 #_ REGISTER_OUT f2 0xFFFFFFFF80000000 test_fctiwz_12_cr_GEN: #_ REGISTER_IN f1 0xFFF4000000000000 fctiwz. f2, f1 blr #_ REGISTER_OUT f1 0xFFF4000000000000 #_ REGISTER_OUT f2 0x0000000000000000 #_ REGISTER_OUT cr 0x00000000