test_fsqrts_1_GEN: #_ REGISTER_IN f1 0x0000000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000000 #_ REGISTER_OUT f2 0x0000000000000000 test_fsqrts_1_cr_GEN: #_ REGISTER_IN f1 0x0000000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000000 #_ REGISTER_OUT f2 0x0000000000000000 #_ REGISTER_OUT cr 0x00000000 test_fsqrts_2_GEN: #_ REGISTER_IN f1 0x8000000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0x8000000000000000 #_ REGISTER_OUT f2 0x8000000000000000 test_fsqrts_2_cr_GEN: #_ REGISTER_IN f1 0x8000000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0x8000000000000000 #_ REGISTER_OUT f2 0x8000000000000000 #_ REGISTER_OUT cr 0x00000000 test_fsqrts_3_GEN: #_ REGISTER_IN f1 0x0000000000000001 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000001 #_ REGISTER_OUT f2 0x1E60000000000000 test_fsqrts_3_cr_GEN: #_ REGISTER_IN f1 0x0000000000000001 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0x0000000000000001 #_ REGISTER_OUT f2 0x1E60000000000000 #_ REGISTER_OUT cr 0x00000000 test_fsqrts_4_GEN: #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF fsqrts f2, f1 blr #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF #_ REGISTER_OUT f2 0x1FFFFFFFFFFFFFFF test_fsqrts_4_cr_GEN: #_ REGISTER_IN f1 0x000FFFFFFFFFFFFF fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0x000FFFFFFFFFFFFF #_ REGISTER_OUT f2 0x1FFFFFFFFFFFFFFF #_ REGISTER_OUT cr 0x08000000 test_fsqrts_5_GEN: #_ REGISTER_IN f1 0x3FF0000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0x3FF0000000000000 #_ REGISTER_OUT f2 0x3FF0000000000000 test_fsqrts_5_cr_GEN: #_ REGISTER_IN f1 0x3FF0000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0x3FF0000000000000 #_ REGISTER_OUT f2 0x3FF0000000000000 #_ REGISTER_OUT cr 0x00000000 test_fsqrts_6_GEN: #_ REGISTER_IN f1 0xBFF0000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0xBFF0000000000000 #_ REGISTER_OUT f2 0x7FF8000000000000 test_fsqrts_6_cr_GEN: #_ REGISTER_IN f1 0xBFF0000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0xBFF0000000000000 #_ REGISTER_OUT f2 0x7FF8000000000000 #_ REGISTER_OUT cr 0x0A000000 test_fsqrts_7_GEN: #_ REGISTER_IN f1 0xC1E0000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0xC1E0000000000000 #_ REGISTER_OUT f2 0x7FF8000000000000 test_fsqrts_7_cr_GEN: #_ REGISTER_IN f1 0xC1E0000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0xC1E0000000000000 #_ REGISTER_OUT f2 0x7FF8000000000000 #_ REGISTER_OUT cr 0x0A000000 test_fsqrts_8_GEN: #_ REGISTER_IN f1 0x41DFFFFFFFC00000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0x41DFFFFFFFC00000 #_ REGISTER_OUT f2 0x40E6A09E60000000 test_fsqrts_8_cr_GEN: #_ REGISTER_IN f1 0x41DFFFFFFFC00000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0x41DFFFFFFFC00000 #_ REGISTER_OUT f2 0x40E6A09E60000000 #_ REGISTER_OUT cr 0x08000000 test_fsqrts_9_GEN: #_ REGISTER_IN f1 0x7FF0000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0x7FF0000000000000 #_ REGISTER_OUT f2 0x7FF0000000000000 test_fsqrts_9_cr_GEN: #_ REGISTER_IN f1 0x7FF0000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0x7FF0000000000000 #_ REGISTER_OUT f2 0x7FF0000000000000 #_ REGISTER_OUT cr 0x00000000 test_fsqrts_10_GEN: #_ REGISTER_IN f1 0xFFF0000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0xFFF0000000000000 #_ REGISTER_OUT f2 0x7FF8000000000000 test_fsqrts_10_cr_GEN: #_ REGISTER_IN f1 0xFFF0000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0xFFF0000000000000 #_ REGISTER_OUT f2 0x7FF8000000000000 #_ REGISTER_OUT cr 0x0A000000 test_fsqrts_11_GEN: #_ REGISTER_IN f1 0xFFF8000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0xFFF8000000000000 #_ REGISTER_OUT f2 0xFFF8000000000000 test_fsqrts_11_cr_GEN: #_ REGISTER_IN f1 0xFFF8000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0xFFF8000000000000 #_ REGISTER_OUT f2 0xFFF8000000000000 #_ REGISTER_OUT cr 0x00000000 test_fsqrts_12_GEN: #_ REGISTER_IN f1 0xFFF4000000000000 fsqrts f2, f1 blr #_ REGISTER_OUT f1 0xFFF4000000000000 #_ REGISTER_OUT f2 0xFFFC000000000000 test_fsqrts_12_cr_GEN: #_ REGISTER_IN f1 0xFFF4000000000000 fsqrts. f2, f1 blr #_ REGISTER_OUT f1 0xFFF4000000000000 #_ REGISTER_OUT f2 0xFFFC000000000000 #_ REGISTER_OUT cr 0x0A000000